

Corso di Calcolatori Elettronici I

Architettura di un calcolatore: introduzione


Prof. Roberto Canonico




Università degli Studi di Napoli Federico II
Dipartimento di Ingegneria Elettrica
e delle Tecnologie dell'Informazione
Corso di Laurea in Ingegneria Informatica
Corso di Laurea in Ingegneria dell'Automazione

Calcolatore: sottosistemi

- Processore o CPU (*Central Processing Unit*)
- Memoria centrale
- Sottosistema di input/output (I/O)



Calcolatore: organizzazione a bus



La CPU

Il processore o CPU



Processore o CPU

CPU: struttura interna




Figura 5.8 - Struttura generale della CPU. Lo schema mette in evidenza due parti: l'unità operativa (UO) e l'unità di controllo (UC). Lo schema mostra anche i flussi informativi tra UC e UO e tra l'intera CPU e l'esterno [LP86].

Il funzionamento della CPU è scandito dal clock.

CPU: struttura interna (2)

- Componenti fondamentali del processore:
 - Unità di controllo
 - registro Program Counter (PC) o Prossima Istruzione
 - Instruction Register o registro di decodifica (IR o D)
 - registri di Macchina
 - Unità aritmetico-logica (ALU)
 - Sezione di Collegamento con la memoria
 - registro degli indirizzi di memoria o Memory Address Register MAR
 - registro di transito dei dati dalla memoria DTR o Memory Buffer MB
 - Sezione di Collegamento con Ingresso-Uscita

 - Il *linguaggio macchina* di un processore è costituito dalla codifica in binario delle istruzioni eseguibili dal processore
-

Registri della CPU

➤ Registri interni


- » Necessari al funzionamento del processore
- » Non direttamente visibili al programmatore
 - » non appartengono al *modello di programmazione*
 - » *Es. MAR, MDR, IR, ...*

➤ Registri di macchina

- » Visibili al programmatore
 - » appartengono al *modello di programmazione*
 - Registri generali (R0, R1, Rn-1)
 - Registri speciali (PC, SR, ...)
-

Unità Aritmetico-Logica (ALU)

- L'Unità di controllo fornisce alla ALU gli operandi, insieme ad un comando che indica l'operazione da effettuare
- Gli operandi sono copiati nei registri di ingresso della ALU (O1, O2)
- La ALU esegue l'operazione e pone il risultato nel registro risultato (U); inoltre, altera il valore dei flag del registro di stato (SR) in funzione del risultato




Algoritmo del Processore

- **Prelievo dell'istruzione (Fetch)**
 - La CPU preleva dalla memoria l'istruzione il cui indirizzo è in PC
 - L'istruzione viene copiata nel registro IR
 - **Decodifica / prelievo degli operandi (Operand Assembly)**
 - L'unità di controllo esamina il contenuto di IR e ricava il tipo di operazione ed i relativi operandi
 - Eventuali operandi contenuti in memoria vengono prelevati
 - **Esecuzione dell'istruzione (Execute)**
 - L'unità di controllo richiede all'ALU di effettuare l'operazione specificata nell'istruzione ed invia il risultato ad un registro o alla memoria
-

Algoritmo del processore


- L'unità di controllo opera in un ciclo infinito:
 1. Prelievo
 2. Preparazione degli operandi
 3. Esecuzione

**Nella fase di bootstrap il ciclo viene inizializzato;
viene assegnato un valore iniziale opportuno a PC in modo da avviare l'esecuzione di un programma iniziale in ROM**



Fase fetch

- $IR = M[PC]; PC = PC + k$



Fase fetch: sottopassi





Figura 5.11 - Esplosione della fase di fetch.


Esecuzione sequenziale delle istruzioni

- Alla fine della fase fetch:
 - $PC = PC + k$
 - $k =$ lunghezza istruzioni in byte
- serve a far sì che PC punti all'istruzione posta subito dopo
- Esecuzione delle istruzioni in sequenza così come sono memorizzate
- Per cicli e figure di controllo (if-then, if-then-else, switch) occorrono istruzioni di salto



Alcuni modelli architetturali

Modello architetturale di un processore: modello ad accumulatore



Processori ad accumulatore

- In un processore ad accumulatore tutte le istruzioni aritmetiche, logiche e di confronto hanno un operando in memoria ed un altro (riferito implicitamente) contenuto in un registro interno del processore detto *accumulatore*
 - Esempio: per realizzare $[x]+[y] \rightarrow z$ con una macchina ad accumulatore (es. Motorola 6809) occorre eseguire una sequenza di istruzioni del tipo

LDA x	[x] → accumulatore (Istruzione LOAD)
ADDA y	[y]+[accumulatore] → accumulatore
STA z	[accumulatore] → z (Istruzione STORE)
 - Dimensione e velocità di esecuzione dei programmi penalizzate dal fatto che tutte le istruzioni devono indirizzare un dato in memoria
-

Esempio: $y = a * b + c * d$

LDA	a	[a] → accumulatore (Istruzione LOAD)
MULU	b	[b]*[accumulatore] → accumulatore
STA	t	[accumulatore] → t (Istruzione STORE)
LDA	c	[c] → accumulatore (Istruzione LOAD)
MULU	d	[d]*[accumulatore] → accumulatore
ADDA	t	[t]+[accumulatore] → accumulatore
STA	y	[accumulatore] → y (Istruzione STORE)

Architetture a stack


- In un'architettura a stack si impiega una struttura di memoria organizzata a stack. Lo stack può essere realizzato all'interno della CPU e/o utilizzando memorie esterne.
 - Gli operandi devono essere memorizzati sullo stack ed il risultato di una qualsiasi operazione (eseguita sullo stack) sostituisce successivamente gli operandi
 - Di solito il valore in cima allo stack viene «duplicato» all'interno della CPU
-

Architetture pipelined

- Tutte le unità che eseguono le istruzioni sono tutte attive contemporaneamente (*fetch, decodifica, esecuzione e scrittura*)
- E' analoga ad una catena di montaggio!!!

Write				I1	I2	I3	I4	I5
Execute			I1	I2	I3	I4	I5	
Decode		I1	I2	I3	I4	I5		
Fetch	I1	I2	I3	I4	I5			

Modello architetturale di un processore: modello a registri generali



Processore a registri generali

- Il processore dispone di un set di registri R_0, R_1, \dots, R_{N-1} utilizzabili indifferentemente dal programmatore
 - Le istruzioni che operano su registri sono più veloci di quelle che operano su locazioni di memoria
 - Il programmatore può utilizzare i registri del processore per memorizzare i dati di uso più frequente
 - concetto di gerarchia di memorie
 - Istruzioni con operandi registri:
 $[R_0] + [R_1] \rightarrow R_1$
 - Istruzioni con operandi memoria-registri:
 $[R_0] + M[1000] \rightarrow R_0$ *memory-to-register*
 $M[1000] + [R_1] \rightarrow M[1000]$ *register-to-memory*
-

CPU: struttura interna ad 1 bus






Figura 5.10 - Organizzazione del percorso dati a singolo bus interno.

Architettura del processore MC68000



Modello di programmazione del MC68000



Caratteristiche del processore MC68000


- Dati:
 - All'esterno:
parola di 16 bit (16 pin per i dati)
 - All'interno:
registri di 32 bit
 - Indirizzi:
 - All'esterno:
24 bit (spazio di indirizzamento fisico $2^{24} = 16\text{M}$)
 - 512 pagine (2^9) da 32K (2^{15})
 - All'interno:
32 bit
-

Caratteristiche del processore MC68000


- Parallelismo della memoria:
 - Parole di 16 bit, ognuna costituita da due byte con indirizzi distinti (memoria byte addressable)
 - Convenzioni della memoria:
 - Una parola deve essere allineata ad un indirizzo pari (even boundary)
 - Convenzione big-endian
-

Codifica delle istruzioni


Codifica istruzioni MC68000




(a) A 1-word move instruction



(b) A 2-word instruction



(c) A 3-word instruction




(d) Instruction with indexed address

**Codifica a lunghezza variabile multipla di 2 byte:
opcode word + extra word(s)**

Codifica istruzioni MC68000 (2)

Si analizza qui solo la struttura della prima word (16 bit) del codice di una istruzione, detta **OPCODE WORD**



op= codice operativo

R =indirizzo di registro D oppure A

tipo= tipo di operando (B,W,L)

displacement =indirizzo di salto relativo


EA = Effective Address (cfr. § 4)

r =il registro è origine o destinazione

cc= codice di condizione

Codifica delle istruzioni di un processore in stile RISC

ESEMPIO: una CPU con istruzioni a lunghezza fissa di 32 bit



LD R1, Var ; $R1 \leftarrow M[\text{Var}]$

ADD R1, R2, R3 ; $R1 \leftarrow R2 + R3$