- Architettura dei calcolatori
G. Conte, A. Mazzeo, N. Mazzocca, P. Prinetto.
CittàStudi Edizioni, 2015
ISBN: 9788825173642
- Reti Logiche (seconda edizione)
C. Bolchini, C. Brandolese, F. Salice, D. Sciuto.
Apogeo, 2008
ISBN: 9788850328338
| Lezione | Data | Slide / Riferimenti | Argomenti |
| 1 | 07/03/2022 | Introduzione al Corso ed agli strumenti telematici per la didattica. Brevi cenni storici sulla evoluzione dei calcolatori elettronici. Informazione e sua rappresentazione. Codici a lunghezza fissa ed a lunghezza variabile. Codici binari. Esempi di codici. | |
| 2 | 08/03/2022 |
Rappresentazione posizionale dei numeri. Sistemi binario, ottale ed esadecimale. Rappresentazione di numeri naturali. Rappresentazione di numeri interi relativi: rappresentazione in segno e modulo ed in complementi. Rappresentazione in complementi alla base. Funzione resto-modulo-M. Algoritmi di complementazione. Estensione della rappresentazione. Aritmetica in complementi. Overflow. |
|
| 3 | 10/03/2022 |
Rappresentazione in complementi diminuiti. Rappresentazione per eccessi (vedi slide lezione 2). Algebra di Boole. Proprietà fondamentali. Definizione di Algebra di Boole. Teorema di De Morgan ed altre proprietà dell'algebra di Boole. Modelli di algebre di Boole: algebra delle proposizioni, algebra degli insiemi ed algebra dei circuiti. Porte logiche elementari e loro composizione. |
|
| 4 | 17/03/2022 |
Funzioni booleane e tabella di verità. Funzioni booleane di 2 variabili. Mintermini e maxtermini. Forma normale di tipo P e di tipo S di una funzione booleana. Relazione d'ordine parziale in un'algebra di Boole. Implicazione come relazione d'ordine nell'algebra delle proposizioni. Clausole e fattori elementari. Implicanti di una funzione. Implicanti primi. |
|
| 5 | 18/03/2022 |
Generazione di consensi tra mintermini (slide lezione precedente). Mappe di Karnaugh. Rappresentazione di clausole sulle Mappe di Karnaugh. Individuazione degli implicanti primi sulle mappe di Karnaugh. |
|
| 6 | 21/03/2022 | Introduzione al problema della minimizzazione di funzioni booleane. Metriche per la misura del costo di una funzione: costo di porte, costo di letterali, costo di ingressi. Ricerca dei primi implicanti: espansione sulla mappa di Karnaugh per funzioni fino a 4 variabili. Primi implicanti essenziali. Funzioni cicliche. Copertura mediante mappe di Karnaugh. Espansione con il metodo tabellare di Quine-McCluskey. |
|
| 7 | 22/03/2022 |
Minimizzazione di funzioni booleane: matrice di copertura. Semplificazione della matrice di copertura: righe e colonne dominanti. Funzioni incompletamente specificate. Minimizzazione di funzioni incompletamente specificate con le mappe di Karnaugh e con la matrice di copertura. |
|
| 8 | 24/03/2022 |
Macchine combinatorie. Progetto di un transcodificatore per display a 7 segmenti. Espansione sulla mappa di Karnaugh per una funzione di 5 variabili. |
|
| 9 | 28/03/2022 |
Encoder e decoder. Composizione di decoder. Arbitro di priorità. Multiplexer lineari ed indirizzabili. | |
| 10 | 29/03/2022 |
Demultiplexer lineari ed indirizzabili. Porte abilitanti tristate. Multiplexer con porte tristate. (Vedi slide lezione precedente) Funzioni NAND e NOR. Proprietà di NAND e NOR. Forme NAND e NOR di una funzione booleana. Macchine combinatorie: reti universali. |
|
| 11 | 31/03/2022 |
Realizzazione di macchine combinatorie mediante multiplexer, ROM o PLA (vedi slide lezione precedente). Macchine combinatorie fondamentali: half e full adder. Effetti dei ritardi nelle macchine combinatorie. Alee in reti combinatorie: alee statiche e dinamiche. |
|
| 12 | 04/04/2022 |
Addizionatore binario parallelo a propagazione del riporto. Addizionatore binario con anticipo del riporto: rete di carry look-ahead. (Vedi slide lezione 11). Automi a stati finiti. Modelli di Moore e di Mealy. Rappresentazione di ASF mediante tabelle e mediante grafi. |
|
| 13 | 05/04/2022 |
Macchine sequenziali: def. di stato stabile sotto un dato ingresso. Macchine sequenziali asincrone: definizione e modello fondamentale. Il flip flop RS fondamentale come macchina asincrona. Circuito a NOR ed a NAND: analisi. |
|
| 14 | 07/04/2022 |
Problemi di tempificazione del flip-flop RS fondamentale. Flip-flop RS abilitato latch. Flip-flop D latch. Tempificazione dei flip-flop: latch ed edge-triggered. Flip-flop RS e D edge-triggered: tabella delle transizioni di stato e circuito. |
|
| 15 | 11/04/2022 |
Flip-flop JK e T edge-triggered: tabella delle transizioni di stato. Macchine sequenziali sincrone. Tabelle di transizione e schema realizzativo. Metodologia di progetto delle reti sincrone. Introduzione ai contatori sincroni. Progetto di un contatore sincrono mod-8 con FF e.t. di tipo D (prima parte). |
|
| 16 | 12/04/2022 |
Metodologia di progetto delle reti sincrone. |
Progetto di un contatore sincrono mod-8 con FF e.t. di tipo D (seconda parte). Tabella di eccitazione di un FF di tipo D. Tabelle di eccitazione dei FF di tipo JK e T. Progetto di un contatore sincrono mod-16 con FF e.t. di tipo JK. Progetto di contatori a crescere ed a decrescere (up/down). Progetto di un contatore sincrono mod-10 con FF e.t. di tipo JK e con FF di tipo T. |
| 17 | 21/04/2022 |
Consultazione di datasheet di componenti commerciali. Ingressi di posizionamento asincroni dei flip-flop commerciali. FF JK usato come T. FF JK usato come D. FF T usato come D. Contatori sincroni: ingressi di precaricamento e di reset sia sincrono che asincrono. Riduzione del modulo di un contatore mediante reset o precaricamento sincrono. Composizione di contatori sincroni. Contatore mod-256 con due contatori mod-16. Contatore mod-24 con contatore mod-16 e FF JK. Ripple Counter. Contatore di Johnson. |
|
| 18 | 26/04/2022 |
Introduzione all'architettura del calcolatore. Il processore. Ciclo del processore. Interfacciamento processore-memoria. Rappresentazione in memoria di dati di tipo word: disposizione big-endian e little-endian. Word allineate e non allineate. Processore: modello ad accumulatore e modello a registri generali. Primi esempi di codici in linguaggio macchina per processori ad accumulatore ed a registri generali. |
|
| 19 | 28/04/2022 |
Introduzione al linguaggio macchina. Classi di istruzioni l/m. Codifica delle istruzioni in linguaggio macchina. Il modello di programmazione del processore Motorola MC68000. Prima panoramica su alcune istruzioni l/m del processore MC68000. L'istruzione MOVE. AsimTool. Ambiente di simulazione Asim. |
|
| 20 | 02/05/2022 |
Concetto di equivalenza tra stati. Minimizzazione degli stati con il metodo di Paull-Unger per macchine completamente specificate. Definizione di compatibilità tra stati in una macchina sequenziale incompletamente specificata. Differenza tra equivalenza e compatibilità tra stati. Esercizio di progetto di macchina sequenziale sincrona. |
|
| 21 | 03/05/2025 |
Riconoscitore di codice 8421: minimizzazione degli stati. Esercizio di analisi di una rete sincrona. Registri sincroni: parallel-in/parallel-out, serial-in/serial-out, serial-in/parallel-out. Registri a scorrimento. Uso di multiplexer in registri a scorrimento. Progetto di riconoscitore di sequenza sincrono con uscita di Mealy. |
|
| 22 | 05/05/2022 |
Introduzione al linguaggio assembly. Formato delle istruzioni in assembly. Funzionamento dell'assemblatore: Program Location Counter (PLC). Linguaggio assembly MC68000. Direttive di assemblaggio: ORG, END, EQU, DC, DS. Funzionamento dell'assemblatore. Tabella dei simboli. Assemblaggio in due passi. |
|
| 23 | 09/05/2022 |
Modi di indirizzamento: diretto a registro, assoluto ed immediato. Verifica del funzionamento dei modi di indirizzamento con l'ausilio del simulatore Asim. Primi esempi di programmi in linguaggio assembly MC68000: somma dei primi 17 numeri interi, prodotto di due numeri interi tramite somme successive. Istruzioni aritmetiche del processore MC68000: ADD, SUB, NEG. Istruzioni ADDI, ADDQ. Flag del processore e loro settaggio da parte delle istruzioni aritmetiche e di confronto. Istruzioni di confronto: CMP e TST. Istruzioni di salto assoluto (jump) e salto relativo (branch): differenze nella codifica in linguaggio macchina. Istruzioni di salto condizionato (Bcc) del processore MC68000. Istruzioni su operandi di tipo indirizzo: MOVEA e ADDA. Istruzione DBcc. |
|
| 24 | 10/05/2022 |
Modi di indirizzamento del processore MC68000: indiretto, indiretto con pre-decremento, indiretto con post-incremento. Esercizi di programmazione assembler MC68000: calcolo del prodotto scalare di due vettori di interi. Esecuzione dei programmi nel simulatore Asim. |
|
| 25 | 12/05/2022 |
Codifica in assembler di tipici costrutti di controllo del flusso di programma. Esercizi di programmazione assembler MC68000: ricerca di un token in una stringa NUL-terminated. Gestione di uno stack attraverso i modi di indirizzamento con predecremento e postincremento. |
|
| 26 | 16/05/2022 |
Modi di indirizzamento con modifica dell'indirizzo: based, indexed e based-indexed. Modi di indirizzamento del processore MC68000: indirect with displacement, indirect with displacement and index. Modi di indirizzamento del processore MC68000: PC-relative e PC-relative indexed. Gestione dei sottoprogrammi in linguaggio macchina: problema del collegamento. Collegamento tramite link register (istruzione jal dei processori RISC). Collegamento tramite stack. MC68000: istruzioni JSR, RTS. |
27 | 17/05/2022 |
Gestione dei sottoprogrammi in linguaggio macchina: problema del passaggio dei parametri. Tecniche di passaggio dei parametri a subroutine in assembly. Passaggio attraverso registri del processore. Passaggio dei parametri attraverso record di attivazione allocato su stack. Frame pointer. MC68000: istruzioni LINK, UNLK, MOVEM. Esempio di programma con passaggio di parametri su stack. |
| 28 | 19/05/2022 |
Gerarchia di memorie in un calcolatore. Memorie indirizzabili vs. memorie content-addressable. Memorie RAM. Schemi di selezione. Selezione lineare e semiselezione. SRAM vs. DRAM. Collegamenti di chip di memoria per aumentare la capacità. Interfacciamento CPU-memoria. Schemi asincroni e sincroni. SDRAM. |
|
| 29 | 23/05/2022 |
Aritmetica in precisione multipla: il flag X e l'istruzione ADDX. Esercizi di programmazione assembler MC68000: conteggio del numero di caratteri non-spazio in una stringa NUL-terminated con subroutine. Esecuzione di un programma con subroutine nel simulatore ASIM. |
|
| 30 | 26/05/2022 |
Architettura interna della CPU. Struttura a bus interno unico ed a tre bus interni. Trasferimenti tra registri del processore. Register file. Cenni al ruolo della unità di controllo della CPU. Analisi della fase fetch del processore. Analisi del codice assembly MC68000 prodotto da un compilatore C. |
31 | 30/05/2022 |
Il sistema delle interruzioni. Interrupt Service Routine (ISR). Context switch e latenza delle interruzioni. Priorità delle interruzioni e nesting delle ISR. Interruzioni vettorizzate ed autovettorizzate. Identificazione della richiesta di interruzione: daisy chaining, polling o handshaking. |
| 32 | 31/05/2022 |
Il sistema delle interruzioni del processore MC68000. Istruzione RTE. Interruzioni vettorizzate ed autovettorizzate in ssitemi basati su MC68000. Livelli di privilegio del processore MC68000. Istruzioni privilegiate. Interrupt, eccezioni e trap. Istruzione TRAP. Esercizi di programmazione assembler MC68000: trasformazione lettere minuscole in maiuscole in una stringa di caratteri (subroutine touppercase), elaborazioni sugli elementi di un array di interi. |
|
| 33 | 06/06/2022 | Lezione annullata per mancanza di connettività nella sede di via Nuova Agnano. | |
| 34 | 07/06/2022 |
Il sistema di I/O. I/O memory mapped vs. I/O isolato. Sincronizzazione del colloquio CPU-periferica: I/O programmato vs I/O con interruzioni. Esempio di driver con I/O programmato e con interruzioni. Interfacce con capacità DMA. Breve presentazione dei processori ARM (cenni). |
|
|
|
|
 |
|
 |
|
 |
|
 |
|
 |
Ultimo aggiornamento: 7 giugno 2022